Вы используете устаревший браузер. Этот и другие сайты могут отображаться в нём некорректно. Вам необходимо обновить браузер или попробовать использовать другой.
SystemVerilog – язык описания аппаратуры, позволяющий инженерам работать с моделями высокого уровня абстракции, что отвечает сложности современных систем на базе СБИС и ПЛИС.
Цель книги – дать представление о широком спектре возможностей языка и заложить фундамент для дальнейшего изучения...
Организатор
Тема
автор томас дональд
верификация систем в systemverilog
дмк
логическоепроектирование